Înlănțuire de date

VC - fetch instrucțiunea următoare

DK - decodare a instrucțiunii următoare

Software-ul - primirea operanzi din memorie

IN - operațiune

PP - plasarea rezultatul în memorie

Dacă există o situație în care nu există date de la comenzile anterioare pentru a executa următoarea comandă, atunci există o încetinire a transportorului pentru a aduce în exemplul de mai jos, viteza scade la 5/3 ori. Eficiența transportorului va fi mai mică, sunt folosite mai diverse comenzi (mai multe transportoare funcționează eficient atunci când se utilizează arhitectura RISC, și mai ineficiente observate folosind arhitectura CISC).

Cu o creștere a frecvenței de ceas micro-ops trebuie să facă mai mult de bază, pentru a avea timp să le îndeplinească pentru un ciclu (1 GHz à 1 ns ciclu de ceas), prin urmare, crește numărul de etape de conducte pentru a avea timp microoperation efectuat timp de 1 ciclu de ceas.

instrucțiuni de ramură condițională poate încetini foarte mult de lucru linia de asamblare. Pentru a crește eficiența transportorului atunci când se lucrează cu predicția mecanisme de ramură comenzi de ramură utilizate.

mecanism simplu de predicție ramură sugerează că, încă o dată totul va fi la fel ca și în cel precedent. Probabilitatea de predicții corecte - până la 80%.

Un mecanism mai complex implică utilizarea de statistici. Probabilitatea de predicții corecte - până la 95%.

Ca urmare a următoarelor comenzi pot fi accesate înainte de rezultatele anterioare. Rezultatele comenzile pot fi primite în ordinea în care apar în program. Pentru a organiza buffer-specific este introdus, care stabilește ordinea dorită de ieșire.

executarea simultană a mai comenzi să nu fie posibilă în cazul în care se referă la același registru. această situație poate apărea frecvent la capacitatea limitată a FPS. Pentru a-l neutralizeze, administrat de unități speciale de registru, duplicatoare FPS de bază. Apoi, în cazul în care există un apel simultan la același registru, una dintre cererile transmise dublarea registrului - „înregistrare redenumire“.

Fig. 1.8 prezintă structura arhitecturii superscalare Harvard. Acesta utilizează transportor 2 la 6 grade fiecare. Unitatea de comandă oferă o selecție, decodare și distribuție echipe.

Structura 2 sunt dispozitive care operează pe date întregi (SIU1, SIU2), dispozitivul 1 operează cu date sub forma unui punct plutitor (FPU), și 1 unitate (MIU) efectuează operații complexe întregi (înmulțire, împărțire).

Bloc cu virgulă mobilă deservită de propriul set de registre de 64 de biți (bloc FPR); are în plus un tampon - 1 set de 8 registre de 32 biți, adică, fiecare bloc de registre are un registru de rezervă.

Unitatea DSU prevede selectarea operanzi din memorie.

Dupa operanzi performante se acumulează într-un buffer special (bloc complet), care le stochează în memorie în secvența dorită.

Fig. 1.8 superscalare Structura arhitectura Harvard

1.12 întrebări de control și sarcini

1. Setare definiție microprocesor.

2. Ce se înțelege printr-un kit de microprocesor?

3. Care sunt blocuri este un sistem cu microprocesor?

4. Care sunt diferențele între Princeton si Harvard Architecture?

5. Descrie conceptele de linie, de autobuz și de autostradă.

6. Cum autobuz multiplexate?

7. Care sunt caracteristicile CISC, RISC și VLIW arhitecturi?

8. Ce este diferită de structura arhitecturii MP MP?

9. Definiți autostrăzi sincrone și asincrone.

11. Cum conducta în MP?

12. Ce este o structură de superscalar MP?

Capitolul 2 Moduri ICS

Următoarele moduri de bază de funcționare a UIP:

1) Schimbul de date sub control MF.

2) DMA (acces direct la memorie), celelalte denumiri ale aceluiași mod -. DMA, «linia de sechestrare“

3) Mod întrerupere.